KOREAN PATENT ABSTRACT (KR)

Patent Laid-open Publication

(51) Int. Cl.: H04N 5/232

(11) Publication No.: 10-0179676
 (21) Application No.: 10-1994-0013842
 (45) Publication Date: 1 May 1999
 (22) Application Date: 20 June 1994

(73) Applicant:

Canon Kabushiki Kaisha (Tokyo, Japan)

(72) Inventor:

Yamada, kunihiko

(54) Title of the Invention:

Video Camera and Method of Controlling the Same

Abstract:

A video camera is provided in which an effective image plane is not affected even if a command to write data is supplied from a microcomputer to a signal processing portion in an effective video period. A plurality of control registers are provided in an interface portion. If a command to write data is supplied from the microcomputer to the signal processing portion in an effective video period for a video signal, data, which must be transferred, and address are temporarily stored in the registers and the stored signals are transferred to the signal processing portion in a retrace line period for a next video signal. As a result of the structure, data is written on the signal processing portion in the retrace line period for the next video signal even if the command to write data is supplied from the microcomputer to the signal processing portion. Therefore, if data different from the data which must be transferred is supplied from the microcomputer to the register on which the data for the signal processing portion has been written, the effective image plane is not affected.

10-0179676

(19) 대한민국특허청(KR) (12) 등록특허공보(B1)


(51) Int. CL. ⁴ HD4N 5/232		(45) 광고일자 (11) 등록번호 (24) 등록일자	1999년05월01일 10-0179676 1996년11월28일
(21) 출원번호	10-1994-0013842	(65) 공개번호	馬1995-00 01469
(22) 출원일자	1994년 06월 20일	(43) 공개일자	1995년 01월03일
(30) 무선권주장	93-149462 1993년 06월21일	입본(JP)	
(73) 특허권자	캐논기부시키가이샤 미ER	일이 하지에	
	일본국 도쿄또 오오다구 시모	· 마루고 3포에 30번 21	ם
(72) 발명자	아마다 쿠니하코		
	일본국 도교또 타나시 시비쿠보조 5조에 6-9-3		
(74) 대리인	신증훈		

(54) 내디오 카메라 및 그 제미방법

R

유효영상기간내에 마이크로컴퓨터에서 신호처리부로 데이타기록명령이 공급된 경우에도 유효화편이 영향받 지 않는 비디오기했다로, 복수의 제머레지스터가 인터페이스부에 설치되어 있어, 영상신호의 유효영상가간 내에 마이크로컴퓨터에서 신호처리부로 데이타기록명령이 공급된 경우, 전송되어(하하는 데이타 및 어드레 스가 레지스터에 일시제장되고, 저장신호가 다음 영상신호의 귀선기간내에 신호처리부에 전송된다. 이런 구성에 의해, 마이크로컴퓨터에서 신호처리부로 데이타기록명령이 공급된 경우에도 다음 영상신호의 귀선 기간내에 신호처리부에 데이타가 기록되므로, 데이타가 신호처리부의 데이타가 기록되며 있는 레지스터에 마이크로컴퓨터로 부터 전송되어야 하는 데이타와 다르더라도 유효화면이 영향받지 않는다.

1345



*94*4

[발명의 명청]

비디오카메라 및 그 저어방법

[도면의 간단한 설명]

제1도는 중래에의 구조를 도시한 불혹도.

제2·도-제2·도는 일반도작의 타이밍차트.

제3도는 본 발명의 제1 실시에의 구조를 도시한 불록도

제4도는 제1 십시여의 타이밍차트

제5도는 본 발명의 다른 실시에의 타미밍차트.

제6도는 본 발명의 제2 실시예의 구조물 도시한 불록도.

제7도는 본 발명의 제3실시에의 구조를 도시한 불록도.

제8도는 본 발명의 제3 실시예의 타이밍치트.

제약도는 본 발명의 제4 실시에의 구조를 도시한 불록도.

제10호도, 제100도는 제4 실시예의 티미밍차트.

+ 도면의 주요부분에 대한 부호의 설명

1:21

2: 출상소자

3 : A/D변환기

4 : 신호처리부

5 : 인터피이스부

6 : 마이크로컴퓨터

7 : 마/시변환기

[발명의 상세한 설명]

본 발명은 영상신호를 디지탈연산처리하는 비디오카테리에 관한 것이다.

영상신호를 디지털연산처리하는 중래의 비디오키테라(이하, 디지털카테라라 한다)에 있어서, 논리면산부 (이하, 마이크로컴퓨터라 한다)와 신호처리부간의 데이터통신예를 제1도 및 제26도~제26도와 관련하여 설 명한다.

제1도는 총래의 CI지말카메리의 구성을 도시한 불록도, 제26도는 제26도는 마이크로컴퓨터와 인터페이스간의 통신성의를 나타내는 타이밍챠트이다.

제 I도와 관련하며, (1)은 렌즈, (2)는 렌즈(1)에 의해 투영된 피사제상을 전기산호로 변환하는 활상소자, (3)은 활상소자(2)에서 공급된 영상산호를 디지탈산호로 변환하는 사/D변환기, (4)는 해널로그산호에서 변환된 디지탈산호를 연산처리하는 신호처리부, (5)는 신호처리부(4)에 내재된 데이타행시스템의 데이타를 판독하거나 기록하는 인터페이스부, (6)는 인터페이스부(5)로 판독한 데이타를 받아뿐이 소정방법으로 데이타를 처리하거나 인터페이스부(5)에 기록되는 데이타를 전송하는 데이크로컴퓨터, (7)은 연산처리된 영상산호를 해널로그산호로 변환하는 D/서반환기를 나타낸다.

산호처리부(4)에 있어서, (411)-(41n)은 인터페이스부(5)에 의해 마이크로컴퓨터(6)에서 받아들인 데이타를 기록하는 기록해지스터이며, 이를 해지스터(411)-(41n)에 저장되는 데이타는, 신호처리부(4)에 있어서 영상신호를 처리하는 과정에서 필요한 데이타(예를 풀어, ABC신호의 개인, 화이트발란스의 R,B,B신호의 개인, 자동초점영의 실정치동)이다. (421)-(42n)은 신호처리부(4)에 데이타를 저장하며 마이크로컴퓨터(6)에 전송하기 위한 판독해지스터, (43)은 판독해지스터(421)-(42n)의 각각에 데이타가 저장되었는가 아닌가의 전상하기 위한 판독해지스터, (43)는 판독해지스터(421)-(42n)의 각각에 대이타가 저장되었는가 아닌가의 전상하를 각 해지스터이다 울당하는 스테이터스레지스터, (44)는 각각의 판독해지스터의 로드신호 나타에서 개입중단신호를 얻는 대최로, (45)는 데이타선택기이다. 상기 각각의 레지스터는 물략을 받아했을 경우 데이타를 시리얼로 입력/출력할 수 있는 시프트레지스터이다. (46)은 신호처리를 했하는 괴정에 있어서 적당한 타이밍으로 각 레지스터에 로드신호를 발생하는 타이밍발생기이다.

랜즈(1)에 의해 투명된 피人树상은 활상소자(2)에 의해 전기산호로 변환되어, 사이변환기(3)에 의해 디지함 산호로 변환되어 산호처리부(4)로 전송된다. 산호처리부(4)는 사이변환기(3)에서 입력된 디지활산호를 처리 할때 필요한 데di타를 마이크로컴퓨터(6)에서 인터페이스부(5)를 개지하여 받아들인다. 마이크로컴퓨터 (6)에서는 데미타를 산출하기 위해 필요한 데이타를 인터페이스부(5)를 개지하여 산호처리부(4)로부터 받 마늘인다.

제2.도~제2c도는 마이크로컴퓨터(6)와 인터페이스부(6)간의 시리얼롱신의 타이밍차트이다. 이 종신은 제1도에 불탁간인 여시, 기록데이타간인 여기, 판독대이타간인 여기, 및 데이타판독모드 혹은 데이타기록모드 혹은 머드레스지정모드를 선택하는 MODE라인을 통해 행해진다.

[어드레스지점]

제2도에 도시한 바와 같이, 어드레스지정모드정보가 MOC라인을 뿐하여 마이크로컴퓨터(6)에서 인터페이스부(5)는 C.K라인을 개제하여 마이크로컴퓨터(6)에 불탁신호를 건승한다.

마이크로컴퓨터(6)는 공급된 클릭과 동가하여 0학간인을 통해 어드레스산호(40~47)를 건송하고, 인터페이스 부(5)는 어드레스산호를 받아들여 인터페이스부(5)의 머드레스램지스테(도시생략)에 어드레스를 설정한다. [데이타의 기록]

17-2

그후, 여쁨 들면, 제25도에 도시한 바와 같이, 마이크로컴퓨터(6)에서 #00년라인을 개제하여 데이타기록모 도정보가 건송되면, 안터페이스부(5)는데트레스지정과정과 마찬가지로 CMCI인을 개제하여 클락신호를 마 이크로컴퓨터(6)에 건송한다. 마이크로컴퓨터(6)는 플락선호와 동기하여 메라인을 개재하여 기록데이타신 호(00-07)을 건송하고, 안터페이스부(5)는 기록데이타를 받아들인다. 아때, 안터페이스부(5)는 이미 설정 된 어트레스에 따라 어트레스의 레지스타에 상용하는 제1도의 백제시세대(MRS의 하나에 신호를 건송하고, 상기 클릭신호와 동기하여 기록라인 빠를 개제하여 기록데이타를 건송한다.

[스테이터스데이타의 판독]

제1도에 도시한 신호처리부(4)에 있어서, 소정타이밍에서 타이밀발생기(46)로 발생한 로드신호에 용해 잘 독립자스터(421)~(42n)중의 하나에 로드신호 나土n를 개재하여 대이타가 로드된 경우, 이 로드신호은 여회 로(44)를 통하여, 마이크로컴퓨터(6)의 개업중단신호로서 통과하고, 잔독랜지스타에 대용한 스테이터스캡 지스터(43)와 비트를 상용시키고, 이 비트는 잔독래지스트에 로드된 대이타가 잔독릴때까지 골딩된다. 여 회로(44)을 통과한 로드신호는 제1도에 도시한 IN리인을 개재하여 마이크로컴퓨터(6)를 중단시킨다. 마미 크로컴퓨터(6)는 어느 관육래지스타내에 대이타가 로드아(정근가의 정보를 일기위한 평신을 개시한다.

용신은 먼저 스테이터스레지스터(43)의 어드레스를, 제12도에 도시한 타이밍에서 메라인을 통해 인터페이 소부(5)에 스테이터스레지스터미드레스를 전송함으로서 설정하는 방식으로 실행된다. 다음, 제2도에 도시한 비와 같이, 마이크로컴퓨터(6)는 MODE라인을 개재하여 인터페이스부(5)에 데이타관득모드에 대한 정보를 전송한다. 인터페이스부(5)가 상기 모드정보를 받아들이면, 미리 공급된 머드레스에 따라 스테이터스레지스터(43)로 부터 출력을 얻도록 데이타선택기(45)를 설정한다. 또한, 인터페이스부(5)는 스테이터스레지지스터(43)는 혈막기(45)를 설정한다. 스테이터스레지스터(43)는 혈막기 등 기하여 RO라인을 개재하여 인터페이스부(5)에 대이타를 받아들었으면, 플릭신호를 제2도에 도시한 타이밍에서 대자라인을 개재하여 마이크로컴퓨터(6)에 전송한다. 또한, 미와 등기하며, 인터페이스부(5)는 마라마를 개재하여 마이크로컴퓨터(6)에 전송한다. 또한, 미와 등기하며, 인터페이스부(5)는 마라인을 개재하여 스테이터스레지스터(43)로부터 일은 데이타를 건송한다.

[판독리지스터의 CIOI타의 판독]

마이크로컴퓨터(6)가 스테이터스캠지스터(43)로 부터 데이터를 받아들이면, 선호처리부(4)의 어느 관득객 지스터가 로드된 상이로 되었는가를 판별하고, 다음, 마이크로컴퓨터(6)는 제26도에 도시한 타이밍에서 로 지스터가 로드된 상이로 되었는가를 판별하고, 다음, 마이크로컴퓨터(6)는 제26도에 도시한 타이밍에서 로드된 판독래지스트의 마드레스를 인터페이스부(5)에 전송한다. 인터페이스부(5)는 여기서 며드레스를 설정한다. 다음, 마이크로컴퓨터(6)는 MODE라인을 개자하여 데이타관득정보를 만터페이스부(5)에 전송하고, 이미 설정된 마트레스에 따라 데이타선택기(45)를 설정하고, 어드레스에 따라 판독래지스터에 상용하는 RUKI-RUKI를 진송한다. 대용하는 판독래지스터는 물략과 동기하며 데이타를 건송한으로써 인터페이스부(5)에 RD로서 전송되게 한다. 인터페이스부(5)는 데이타를 제5도에 도시한 타미밍에서 디자라인의 플락신호와 동기하도록 하며 DR라인을 개제하며 마이크로컴퓨터(6)에 전송되도록 한다.

그러나, 영상신호의 유효기간내에 마이크로컴퓨터(6)에서 신호처리부(4)로 데이타가 전송될 경우, 데이타 가 전송되는 신호처리부(4)내의 個지스터가 시프트레지스터인 경우 데이타시프트중에는 전송되어()하는 데 미타와는 다른 데미타가 전송되어 바쁜작하지 않다. 이 레지스터가 영상신호의 화에토발란스 혹은 ABC등의 신호파형에 직접 영향을 주는 레지스터이면, 화면내에 노이즈로 나타난다.

중래에에서는 신호처리부(4)에서 관득경지스타가 로드립때부터 마이크로컴퓨터(6)가 판독권지스터와 데이 타를 받아들이기까지 다음의 4개의 시리얼禄신을 필요로 한다.

- (1) 스테이터스랩자스터(43)의 어드레스지정
- (2) 스탠이터스러지스테(43)의 데이타전송
- (3) 판독리 자스터의 메드레스지정
- (4) 판독래지스타의 데미타진송

그러므로, 마이크로컴퓨터의 플릭이 느린 경우, 장시간을 소비하고, 영상신호의 처리속도가 낮아진다. 즉, 키매리의 광학계의 초점상대를 조절하는 자동초점의 경우등 그 용답성이 열화되고, 광학계의 입사광량을 조절하는 자동아이리스 등의 용답성이 나쁘게 된다고 하는 문제점이 발생한다.

본 발명의 목적은, 최면으로 부터 신호처리부의 내부래지스터에 기인한 노이즈발생을 제거할 수 있고, 영 상신호의 처리속도를 상승시켜, 예를 불면, 케테리의 광학계의 초점성됐을 조절하는 자동초점 혹은 광학계 에 대한 입사광량을 조절하는 자동아미리스의 용답성을 향상시킬 수 있는 베디오카페라 및 그 제어방법을 제공하는 거미다.

상기 목적을 달성하기 위하여, 본 발명의 일측면에 의하면, 디지빨화된 영상신호를 소정의 제어데이타에 따라 처리하는 신호처리수단; 제어데이타를 저장하는 저장수단; 영상수단의 귀선기간대에 영상신호에 영향 을 주는 적어도 제어데이타를 저장수단내에 가족하는 제어수단을 구비한 것을 특징으로 하는 영상신호를 디지탈처리하는 비디오 커데라가 제공된다.

본 방영의 다른 측면에 의하면, 생생인스에 의해 투명된 피사채상을 받았소자에 의해 전기신호로 변환하고, 그 영상신호를 A/1면환하며 신호처리부에서 다지발신호 처리를 하고, 신호를 D/서면환하며 구축 화된 영산신호를 B/는 바다오카메라에 있어서, 신호처리부를 제어하는 데이터를 연산하는 마이크로캡퓨터; 신호처리부와 각각의 내부데이타양자스터사이에서, 복수의 비트의 다지발신호를 1워드의 데이타로서 취급하도록 제어데이타의 통신을 행하도록 마이크로캡퓨터와 신호처리부 사이에 개지된 만터를이수부에 배치된 하도록 제어대기는이는 영상신호의 유효명상기간내에 논리면산부에서 신호처리부로 공급되어야 하는 제어대 미타가 전승된 경우에, 잃시적 제어래지스터가 전송된 제어데이타를 제어데이타의 수신어드레스와 함게 저정하고, 다음에 오는 영상신호의 귀선기간대의 어드레스에 대용하는 신호처리부의 레지스터에 전송데이타를 전송하는 전송제이수단을 구비한 것을 특징으로 하는 네다오카메라가 제공된다.

인터페이스부는 제어대이타가 저장된 제어래시스터의 수를 카운트하는 카운터: 이 카운터값에 따라 모든 제어래시스터에 전송대이타 및 수신 어드레스가 전송 및 축적되지 않는 경우 마이크로컴퓨터에서 기록대이 타에 대한 명령이 발행된때에도 다음 영상신호의 귀선주기가 볼때까지 통신을 금지하는 금지수단을 구비한 다.

본 발명의 다른 축면에 의하면, 복수비트의 디지빨산호출 1월드의 데이타로서 취급하도록 데이크로컴퓨터 와 내부데이타레지스터사이에서 통신이 현해할때 외부 관목되는 레지스터에 데이타가 기록될 경우 각각의 관독레지스터에 상용하는 비트상태가 절환되는 스테이터스레지스터; 및, 마이크로컴퓨터가 외부판목되는 레지스터의 어드레스를 설정하거나 혹은 데이타가 외부가복된 경지스터에 데이타를 전송하도록 통신이 행 해절때 어드레스 혹은 데이타의 전송과 동시에 마이크로컴퓨터에서 스테이터스레지스터를 판독하는 판독수 단출 구비한 것을 복징으로 하는 영상신호를 디지물연산하는 비디오카페라가 제공된다. 스테이터스레지스 터는 영산신호의 평가신호의 타이밍정보를 지난다.

상기 구성은 언터페이스부에 복수의 제어전지스터를 배치합으로써, 영상신호의 유효기간내에 마이크로컴퓨터에서 산호처리부(4)로 진송데이타에 따한 명령이 발행된 경우, 안단페이스부의 제어전지스터에 전송데이타 및 수신어트레스가 일시 저정된다. 다음 영상신호의 귀선기간에서는 데이타가 신호처리부에 진송된다. 만터페여스부(5)의 모든 제어래시스터가 진송되지 않은 데이타 및 어트레스를 제공하는 경우 언터페이스부는 마이크로컴퓨터에서 인터페이스부(5)로의 기록데이타에 대한 명령이 신호처리부로 공급된 경우 다음 영상신호의 귀선기간이 될때까지 통신을 위한 클릭을 공급하지 않는다. 즉, 영상신호의 유효영상기간내에 신호처리부에 있어서 데이타가 기록되어 있는 레지스터의 데이타시프트중에 전송되어이하는 데이타와 다른 데이타가 신호처리서 데이타로서 전송되어도, 유효화면에 영향을 주지 않는다.

마이크로컴퓨터와 안터페이스부사이의 통신해 있어서 마이크로컴퓨터에서 인터페이스부로 어드레스신호 혹은 데이타신호가 견송되는 경우, 통신을 위한 등학과 동기하도록 스테이터스레지스터의 데이타가 언터페이스부에서 마이크로컴퓨터에 견송된으로써, 마이크로컴퓨터는 판독객지스터로 부터의 데이타를 다음 3개의 시리얼통신 결과로서 받아들인다.

- (1) 소정어드레스의 데이타 혹은 어드레스 전송
- (2) 판독객지스타의 어드레스지정
- (3) 판독래지스타의 데이타진송

(2)와 (3)이) 연속하는 경우, 이미 살했된 (3)의 통신에 의해 얼어진 스테이터스레지스터의 데이타를 사용 하여 다음 어드레스를 지정하므로, 데이타전송은 2개의 시리얼통신작동에 의해 끝낼 수 있다. 그 결과, 마 미크로컴퓨터에 의한 시리얼통신을 단시간대에 마칠 수 있다.

제1 실시예와 관련하며 상습한 비와 말이, 인터페이스부내에 복수의 제어려자스터를 배치합으로써, 영상신호의 유효영상기간에 있어 마이크로컴퓨터(6)에서 신호처리부(4)로 전송데이타명형이 발생하면, 일시적으로 제어려자스터내에 전송데이타 및 수산측의 어드레스가 저장된다. 다음 영상신호의 귀선기간에 있어서는 데이타가 신호처리부(4)에 진송되므로, 테이타전송이, 귀선기간내에 신호처리부의 데이타시프트중에, 신호처리부(4)의 레지스터에 진송되므로, 테이타전송이, 귀선기간내에 신호처리부의 데이타시프트중에 신호처리부(4)의 레지스터에 진송되어야 하는 마이크로컴퓨터(6)로 부터의 현데이타와 다른 경우에도, 유효화면에 영향을 주지 않는다.

전에 상성에 무지 않는다.

제1 실시에의 구성에 부가하여, 제2 실시에는, 1유호영상기간내에 미이크로컴퓨터(6)에서 공급될 데이타기 취임에 따라 지장된 제어래지스터의 수를 가운트하는 카운터를 구비하여, 모든 제어래지스터가, 카운터로 실행된 카운트결과에 따라 진송되는 데이타 및 수신축의 어드레스를 진송없이 저장하는 경우, 종략의 공급을 금지하도록 토락을 마이크로컴퓨터(6)에서 발생하는 플락발생기에 금지명령이 공급된다. 1유호영상기간이 종료한 후 마이크로컴퓨터에 의해 데이타기록명령이 있을 경우, 카운터로 실행된 카운트결과에 따라 건강이 된 경우, 제어래지스터에서 신호처리부모의 데이라전송을 역제하도록 판별된다. 그 결과, 1유호영상기간대에 제어래지스터의 허용단계를, 초과하는 양으로 마이크로컴퓨터로부터 데이타기록명령이 공급된 경우에도, 메이크로컴퓨터는 다음 유호영상기간에 될때까지 대기상대로 된다. 즉, 제머래지스터로부터의 데이타손실을 받지할 수 있다. 모든 제머라지스터가 빈상대라면 귀선기간이 되더라도 신호처리부에 대한 데이타손실을 받지할 수 있다. 모든 제머라지스터가 빈상대라면 귀선기간이 되더라도 신호처리부에 대한 데이타존실을 받지할 수 있으므로 전력소모를 결감할 수 있다.

제2.실시에에 부가하다. 제3 실시에는, 수직귀선기간내에 미미크로컴퓨터(6)로부터의 직접 데미타선출력에 따라 대코더(53)에 의한 데미타지장이 실행되는 구성을 지난다. 또한, 제어리지스터와 마이크로컴퓨터(6)로 부터의 데미타선산에의 수직귀선기간신호(미하, WILCT 한다)에 용답하며 신호처리부대에서 데미타출력을 기록레지스터로 결환시키도록 신호처리부(4)의 기록레지스터에 대한 데이타플릭과 제어레지스터로 부터의 출력사이에 스위치가 배치되어 있다. 그 결과 제어레지스터없이 수직귀선기간대에 데이타통션이 살행될으로서 플릭률이 느린 마이크로컴퓨터에서도 수직귀선기간대에 요구된 양의 데미타를 전송할 수가 있다.

재4 실시해와 관련하여 상술한 바와 같이, 메라인을 개지하여 마이크로컴퓨터(6)에서 인턴페이스부(5)로 어드레스신호 혹은 데미타가 전송된 경우, 스테이터스의 데미타는 항상 마라인을 개지하여 마이크로컴퓨터 에 전송되므로, 신호처리부(4)와 마이크로컴퓨터(6)사이의 시리얼통신동작수를 감소시킬 수 있고, 또한 스 테이터스정보에 대한 HD 및 YD정보의 청가는 적당한 타이밍에서 마이크로컴퓨터에서 신호처리부(4)내의 내 부기록검지스트에 데이타를 전송되게 한다.

본 발명의 기타목적, 목장 및 이점은 본 발명의 실시에 및 첨부도면과 관련한 하기 상세한 설명총 통해 명 확해진다.

[初] 益人時]

본 발명의 실시에를 제3도, 제4도, 제5도와 관련하며 설명하며, 제1도 및 제26도~제26도는 중래에를 도시한 것이다. 제3도는 본 실시에 구성의 불력도이고, 제4도 및 제5도는 마이크로컴퓨터(6), 엔터랙이스부(5a) 및 신호처리부(4)중에서 실행된 시리얼통신 타이밍을 도시한 챠트이다.

제3도와 관련하여, (1)-(4)및 (6)은 제1도에 도시한 총래에와 동일한 것이다. 인터페이스부(5e)에 있어서, (511)-(514)는 머드레스저장을 위한 제어레지스터, (521)-(524)는 데이타저장용 제머레지스터, (53)은 머 드레스저장용 제어레지스터(514)로 부터의 출력에 따라 데이타가 전송되어야 하는 레지스터의 머드레스를 설정하여 레지스테에 대해 클릭신호를 전송하는 데코터를 나타낸다.

마이크로컴퓨터(6)는 MODE라인을 개재하여 인터페이스부(5a)에 데이타기록영령을 공급하는 한편, 인터페이스부(5a)는 제20년에 도시한 중래에와 값이 등일 행산타이밍으로 OLK라인을 개재하여 마이크로컴퓨터(6)에 플락산호를 전송한다.

마이크로컴퓨터(6)는 플락신호와 동기하여 안타페이스부(5a)에 대미타할 건송한다. 제4도는 중래에와 마찬 가지의 통신타이밍를 나타낸 것으로, 데미타가 기록된 레지스터의 어드레스는 제44도에 도시한 혈산을 향 함으로서 인터페이스부(5a)에 미리 전송되며 있다.

인터팬이스부(5a)에 있어서, 상기 처리시의 마이크로컴퓨터(6)에서 받아들인 기록데이타 DaD-Da7과 이것이 기록된 경지스터의 어드러스 AaD-Aa7은 제4도에 나타낸 타이잉(1)과 (2)에서의 처리공장에 따라 데이타저 장용 제어려자스터(521) 및 제3도에 도시한 어드레스를 저장하는 제어레지스터내로 일시견송되어 저장된다.

인터해야스부(5a)내의 각각의 제어례지스터는 여름 들면, 신호처리부(4)에서의 기록례지스터와 마찬가지로 시리털입력과 행렬홀력을 지난 시포트래지스터로 미루어진다. 상기 상태에서 마이크로컴퓨터(6)에서 데이 타기록행령이 공급되면, 상기 처리와 마찬가지로 레지스터(511), (521)를 제어하도록 데이타 0a0-0a? 및 어드래스 Aa0-Aa7가 건송된다. 동시에, 제어레지스터(511), (511)에 미리 저장된 데이타 및 어드래스는 다음 제어레지스터(521), (522)에 시프트되도록 건송된다. 상기 데이타건송은 제4도에 도시한 타이밍에서 제 3도에 도시한 몰락 ADR,CLK 및 DATA,CLK에 응답하여 실행된다.

이하, 상기 과정을 제5도와 관련하여 상세히 설명한다. 상기 과정에 있어, 제3도에 도시한 데코더(53)는 제5도에 도시한 어드러스설정타이밍에서 제어센지스터(514)의 병물을먹으로 부터 어드레스정보를 받아들여 머드레스를 설정한다.

또한, 데코더(53)는 클릭라인 WOLK-WOLK-증의 하나를 선택하여 제5도에 도시한 WOLK-WOLK-EF이임에서 상기 설정머드레스기록레지스터(411)~(41n)증의 허느하나에만 봉신용 출락을 발생시킨다. 동시에, 데코더(53)는 제5도에 도시한 EF이밍 DATA_CLK에서 제어전지스터(521)~(524)로 플릭을 공급한다. 플릭과 동기하며, 제어레지스터(524)는 제5도에 도시한 시리얼음력을 전송하고, 클릭에 용답하여 데이타출력에 따라, 데이타 DaD-Da7과 DbD-Db7은 데이타에 상용하는 어드레스 AaD-Aa7및 AbD-Ab7을 지난 기록레지스터내로 수선된다.

이 경우, 유효영상기간동안 마이크로컴퓨터(6)에서 공급된 데이타 및 어드레스는 각각 2워드싹으로, 제어 레저스터(511)~(514)중에서 제어레지스터(511) 및 (512)에 어드레스가 저장되면, 귀선기간개시시에 동일 레지스터중에서 제어레지스터(521), (522)에 데이타가 저장된다. 이 상태에서, 나머지 제어레지스터(513), (514), (523) 및 (524)는 빈상태이므로, 데이타 및 어드레스는 초기 2워드에 대한 제5도에 도시한 전송타 이명(1),(2)시D으로 전송되어, 따라서, 기록레지스터(411)~(41n)에 데이타가 기록되지 않는다.

데이타는 증래기술과 마찬가지 방법으로 활독례자스터 및 스테이터스 레지스티로부터 활독되에 유익할 필요가 있다.

[제2 실시대]

[유효영상기간내에 마이크로컴퓨터(6)로부터 다수의 데이타기록명령이 발생된 경우, 제] 실시에에서는 데 미타랑이 인타페이스부(5a)의 제어갑자스타에 대해 허용할 수 있는 양을 초과하네라는 것이 있다. 이 경우 최초에 저장된 데이타 및 어드래스에서부터 순서대로 데이타 및 어드레스의 건송이 살행될 수 없어 데이타 시프트가 발생하고, 따라서, 그 내용을 잃어내리게 된다.

이와 반대로, 유효영상기간내에 마이크로컴퓨터(6)로부터 데이타기록명령이 없으면, 다음 선기간내에 반대 마타전송이 실행되어 바람작하지 않고, 이 경우, 상기 바람직하지 않은 동작을 실행하기 위해 전력이 소모 된다.

는 실시에는 1유효영상기건내에 마이크로컴퓨터(6)로부터 발행된 데이타기록명령에 따라 저장된 저어려지 스터의 수를 카운트하는 카운터를 지난다. 카운터로 행한 카운트결과에 따라, 모든 제어려지스터가 데이타 및 수신어드레스를 전송없이 저장된 것을 진행하게 되면, 물략을 발생하여 마이크로컴퓨터(6)에 공급되게 하는 물략발생기에 금지명령이 발행되어 물략공급을 금지한다. 또한, 1유효영상기간이 경과한 후에 마이크 로컴퓨터(6)로부터 마무린 데이타기록명령이 없으면 카운터로 실행된 카운트결과에 따라 진행이 행해지, 제어려지스터에서 신호처리부(4)로의 데이타진송이 귀신기간이 게시된 경우에도 금지된다. 그 결과, 마이 크로컴퓨터(6)는 제어래지스터의 허용량을 초과하는 양의 데이타기록명령이 1유효영상기간내에 마이크로컴 퓨터(6)로부터 발행된 경우에도 다음 유효영상기간이 될때까지 대기상태로 된다. 즉, 제어래지스터의 데이 타손실을 받지한다. 모든 제어래지스터가 빈상태리면, 귀선기간에서도 신호처리부(4)로의 데이타전송당비 가 받지되므로, 전력소모를 접감시될 수 있다.

제6도와 관련하여 상세히 설명한다. 제6도는 블록도로서, 제1도 및 제3도와 통일부호 혹은 번호를 지난 것 은 동일기능을 지난 것이다. 제6도와 관련하여, (54)는 머드레스제장용 제어레지스터(511)~(514) 및 데이 타제장용 제어레지스터(521), (524)에 제장된 워드켓수를 카운트하는 카운터이고, (55)는 블락신호를 발생 하는 용락발생기이다. 머드레스지정영령 및 데미타기록명령이 마이크로컴퓨터(6)에서 인터했다스부(5b)로 공급된 경우, 머드레스 및 데이타는 제어계지스터(5i1), (521)로 전송된다. 이때, 카운터(54)는 어드레스 클락신호 ADR_CLK를 카운트하여 1유효영상기간대에 전송된 머드레스 및 데미타의 워드수를 카운트한다.

본 실시에에서, 제어결자소터는 각각 데이타 및 어드레스를 저장하기 위해 4개의 워드를 지난다. 마이크로 컴퓨터(6)가 인터할여스부(5b)에 5개 이상의 데이타기록 명령을 공급한 경우, 카운터(54)는 AIR_CLK신호를 카운트할으로써 1유효영상기간내에 마이크로컴퓨터(6)와 제어권자소티사이의 전송등작시간수를 카운트한다. 카운트결과 4을 초과할 경우, 제6도에 도시한 클릭발생기의 금지명령이 공급된다.

급자명령에 따라, 클릭발생가(55)는 마마크로컴퓨터(6)가 만터져이스부(5b)에 데이타 기록명령 혹은 어드 레스지정명령을 공급할 경우에도 통신을 위한 플릭을 발생하지 않는다. 이 경우, 마미크로컴퓨터(6)는 제 대라지스터(511)-(514) 및 (521)-(524)의 데이타 및 메드레스가 신호처리부(4)에 전송될때까지 대기상태로 된다.

1유효영상기간내에 마이크로컴퓨터(6)로부터 아무란 데이타기록명령이 없을 경우, 카운터(54)로 실행된 카 운트결과로 이런 사실이 판별되어 불탁 AOR,CK및 ONTA,CK 급지명령이 발행되어 귀선기간에 개시되어도 플락발생기(55)에 의해서 제어객지스터용 클락선호가 발생하지 않는다. 이 경우, 제어레지스터(511)~(5) 4)에서 신호처리부(4)로 데이타가 전송되지 않는다.

마이크로컴퓨터에서 데이타를 받는 쪽에서 클릭을 발생시키는 슬레미브모드에 있어서, 클릭공급급지는 일반 적으로 마이크로컴퓨터(6)가 모든 연산동작을 증지하고, 클릭이 공급될때까지 마미크로컴퓨터(6)를 대기상태로 되게 한다. 본 실시에에서, 대기상태는 귀선기간이 개시될때까지 계속된다. 본 발명에서 마이크로컴퓨터(6)가 대기상대 동안 연산을 행하도록 할 경우는, 마이크로컴퓨터(6)와 인터페이스부(5b)사이에 입력/출력포트를 배치하여, 제어전지스터가 불행크부를 지나는지 아닌지를 표시하는 정보를 공급하며, 제어전지 출력포트를 배치하여, 제어전지스터가 불행크부를 지나는지 아닌지를 표시하는 정보를 공급하며, 제어전지 살아내는 정보에 따라 판별이 형해질 경우 마이크로컴퓨터(6)가 데이타기록명령을 발한하지 않게 한다. 이 경우, 마이크로컴퓨터(6)는 대기상태에서도 다른 연산작동을 실험할 수 있다. 상가 구성은 유효영상기간동안 제어결자스터가 데이타로 채워져 있는 경우에도 한독관지스터 및 스테이터스레지스터로 부터 데이타를 판독할 수 있게 하준다.

[제3 실시예]

상기 실시에는 마이크로컴퓨터(6)에서 데이타기록병령이 공급된 경우 인터페이스부(5a) 혹은 (5b)의 제어 려지스타에 데이타 및 어드레스가 일시 축적되고, 다음 제어 레지스터에서 신호처리부(4)로 데이타를 전송 하는 구성으로, 하나의 데이타전송을 행하는데에 2회의 행신을 행할 필요를 지나므로, 플락을미 느린 형태 의 마이크로컴퓨터는 때때로 수직불량크기간에 필요한 수로 데미타전송을 끝낼 수 없는 문제점이 생긴다.

본 실시에는 마이크로컴퓨터로부터 수직귀선기간동안 데이타라인을 통한 출력에 따라 데코더(23)로 어드레 스의 지정을 실험하는 구성을 지니며, 더무기, 신호처리부(4)에서 기록래지스터에 공급되는 데이타출력과 제어레지스터로부터의 출력사이에 스위치가 배치되어 있다. 즉, 신호처리부(4)내의 기록래지스터에 공급되는 는 데이타 출력은 수직귀선기간신호(이하, VN,K라 한다)에 응답하며 제어레지스터에서의 데이타라인과 마 미크로컴퓨터(6)에서의 데이타라인 사이에서 절환된다. 그 결과, 수직귀선기간 동안 제머래지스터없이 데 이타통신이 실행된으로써 마이크로컴퓨터가 낮은 불략출을 지난 경우에도 수직귀선기간대에 필요함의 데이 타를 진송시킨다.

본 실시예를 제7도 및 제8도와 관련하여 상세히 설명한다.

제7도는 본 실시에의 구성을 도시하는 블록도이고, 제8도는 데이크로컴퓨터(6)와 인터페이스부(5c)사이어, 인터페이스부(5c)와 신호처리부(4)사이에 살행된 중신 타이밍 샤트이다.

제7도와 관련하여, (1)~(4)및 (6),(7)의 각요소, 신호처리부(4)의 요소, (511)~(514), (521)~(524)의 각 요소 및 인터페이스부(5)의 (53)~(55)는 제6도에 도시한 것과 마찬가지의 것룹이다. (56)은 마이크로컴퓨터(6)에서의 데이타라인과 제어레치스터로부터의 데이타라인사이의 선호처리부(4)내에 기록機지스터에 접속된 데이타라인을 전환하는 소위치이다.

제7도에 도시한 언터팩여스부(5c)의 데코더(53)는 VBLK신호가 영상신호의 수직귀선기간이외의 영상기간인 경우, 상기 실시예와 마찬가지로 제어래지스터(514)로 부터 병혈출력을 우선하여 여드래스지정을 행하고, 이때, 스위치는 제어래지스터(524)로 부터 시리얼출력을 선택한다. 상기 상태에서 데이타기록당렬이 수직 귀선기간이외의 영상기간대에 마이크로컴퓨터(6)에서 발행될 경우, 상기 실시예와 마찬가지로 제머래지스 터(511)-(514) 및 (521)-(524)를 개제하여 처리가 실행된다.

다(6ff)~(5ff) 및 (027)~(5c))를 개체하여 처리가 발생된다.
수직귀선기간에서, (대고더(53)는 VRUK선호에 용답하여 기간을 검출하고, 마이크로컴퓨터(6)에서 직접 공급 된 시리없업력을 우선하여 어드레스를 지정한다. 제8도는 미 과정을 나타낸다. 제8도에 도시한 바와 같이 MODE라인을 개제하여 마이크로컴퓨터(6)에서 인터됐어스부(5c)로 어드레스지정명령이 있을 경우, 클릭합성 기(55)는 CLK물락을 발생한다. 마이크로컴퓨터(6)는 CLK물락과 동기하여 DB라인을 개제하여 머드레스신호 Aa0~A27종 인터됐어스부(5c)에 공급한다. 인터됐어스부(5c)에서 대고더(53)는 제8도에 도시한 타이밀으로 어드레스를 설정한다. 마드레스 AA가 설정된 후에 마이크로컴퓨터(6)가 제8도에 도시한 바와 같이 데이타 기록명령을 인터됐더스부(5c)에 공급한 경우, 플릭발생기(55)는 마찬가지로 CK라인을 개체하여 마이크로컴 퓨터(6)에 플록신호를 공급한다. 미와 동기하여, 마이크로컴퓨터(6)는 제8도에 도시한 데이타신호 DaO~Da? 를 DB라인을 개체하여 인터됐어스부(5c)에 공급한다.

수직귀선기간에서, DU라인을 접속하도록 스위치(56)가 선택되어 마이크로컴퓨터(6)에서 공급된 데이타선호 가 O에라인을 개재하여 신호처리부(4)에서 기록한 지스타(411)~(41n)의 각각의 시리일압력에 직접 공급된다. 대코더(53)는 미미 설정한 어두래스 Ac에 따라, 제8도에 도시한 물략을 불탁라인 QLKI-CLKn을 개재하여 상 기 어드레스를 지닌 신호처리부(4)내의 기록라지스타에만 공급한다. 즉, 데이타 Da(데이타 Da0-Da7)는 제8 도에 도시한 타이밍에서 신호처리부(4)내에 선택된 기록래지스터에 기록된다.

제8도에 도시한 어느레스를 지점하는 어느레스선호 As0-As7와 데이터기육명령 DDD-DD7이 공급할 경우, 수

직귀선기간이 개시되면, 상기 처리와 마찬가지로 어드레스 Ab(AbO-Ab7)가 설정된다. 즉, 데이타 Db(DbO-Db7)가 상용하는 어드레스의 기록객지스판에 기록된다.

마여크로컴퓨터(6)에서 신호처리부(4)로의 데이티의 직접견송기간은 수직귀선기간에 한정된 것은 아니며, 예쁠 돌아, 자동초점등작을 향하는 영상신호정보를 얻기 위한 영역지정은, 영상화면에 있어서 지점되는 영 역이외의 기간은, 그 영역지정을 위한 기록생지스터로 데이타를 직접 전송하도록 살행할 수 있다. 상기 형 태의 데이타는 유효영상기간내에서도 화면에 전송노이즈영향없이 전송된다.

그러므로, 기간이 수직귀선기간이 아니어도 설정어드레스에 따라 데코더가 진별을 하여 마이크로컴퓨터에서 신호처리부로 직접 데이터를 건송하게 하는 구성을 사용할 수도 있다.

[제4 삼시에]

이하, 제4 실시예를 제9도, 제1成도 및 제10b도와 관련하여 설명한다. 제9도와 관련하여, (1)~(7)및 (4)의 각요소는 제1도에 나타낸 중래예의 것과 동일하다. (60)은 데이타라만을 절환하는 스위치이다. 제10a도 및 제10b도는 마이크로컴퓨터(6)와 연단화에스부(5)사이의 시리얼롱신타이잉차트이다.

판독려지스터(421)~(42n)중의 어느하나가 제9도에 나타낸 신호처리부(4)에 로드된 경우, 로드된 레지스터 에 상용하는 스테이터스레지스터의 비트는 온으로 되어 레지스터가 진송될때까지 출당된다. 로드산호는 여 회로(44)를 개제하여 마이크로컴퓨터(6)를 개입중단시킴으로서 마이크로컴퓨터(6)는 개입중단에 기인한 적 당한 데이터를 진송한다. 그러므로, 데이타가 개입중단전에 설정어드레스에 기록되어야 하는 경우, 데이타 가 전송된다. 기록이 필요하지 않는 경우, 적당한 어드레스지정통산이 실행된다.

인터페이스부(5)는 데이타리인스위치(60)를 스테이터스레지스터의 출력으로 절환시킨다. 데이타 혹은 어드 레스를 마이크로컴퓨터(6)에서 인터페이스부(5)로 전송시키는 타이밍과 동기하며, 인터페이스부(5)는 클락 (RCLK)를 스테이터스레지스테(43)로 공급한다. 제104도 및 제100도에 도시한 바와 같이,스테이터스레지스터(43)는 그 데이터를 돌락과 동기하며 0R라인을 통해 마이크로컴퓨터(6)에 전송한다. 상기 처리결과,마이크로컴퓨터(6)가 로드된 잔독래지스터의 어드레스청보인,스테이터스레지스터(43)나의 데이터를 받아 들이기 위한 통신은 신호처리부(4)내에서 제104혹은 제106도에 도시한 단지 1개의 사리얼통신동작에 의해 불마결 수 있다.

마이크로컴퓨터(6)는 스테이터스램지스터(43)내의 데이타를 받아풀일 수 있고, 다음, 종래에와 마찬가지로 인터템에스부(5)로 어드레스지정병산 및 데이타관육병신으로 이후어지는 2개의 시리얼병선동작을 실행함으 로써 로드된 관득객지스테비의 데이타를 받아들일 수 있다. 어드레스지정병선을 실행하기 전에 다른 관독 객지스터가 로드되며 있어 데이크로컴퓨터(6)가 게임중단되어 있는 경우, 스테이터스램지스터(43)내의 데 마타는 어드레스지정 통신을 실행하면서 통시에 전송된다. 그러므로, 마이크로컴퓨터(6)는 다음 관득되는 관득객지스터의 어드레스정보를 얻을 수 있다.

선호처리부(4)내의 판독행자스터의 로드가 연속하는 경우, 마이크로컴퓨터(6)는 앤터페이스부(5)에 대하여 판독래지스터의 어드레스지장을 실행하면서 동시에 스테이터스레지스터로 부터의 정보에 따라 다음 판독되 는 판독래지스테의 어드레스정보를 얻을 수 있으므로, 1개의 판독래지스테래의 데이타는 어드레스지정통선 과 데이티판독통신으로 이루어지는 단지 2개의 통신통작에 의해 끝낼 수 있다.

스테이터스랜지스터(43)에 저장되는 데이타는 판독례자스터의 어드레스정보에 한정되는 것은 아니다. 예를 들어, 비디오카테리의 영상산호와 동기하며 만들어지는 수평동기산호와 수작동기산호(이하, HD 및 YIEP 한다)는 신호처리과정에서 중요한 역할을 하나, 때때로, 마이크로컴퓨터(6)와의 통신은 동기산호에 대하여타이팅을 고려하여 실행하는 편이 편리할 경우도 있다. 예를 들어, 신호계인 혹은 색비란스동을 조정하는데이타가 마이크로컴퓨터(6)에서 산호처리부(4)로 전송되는 경우, 영상산호의 유효영상기간으로 실행된데이타전송은 때때로 전송되어야 하는 데이타와 다른 데이타를 기록검지스터의 데이타시프트시 전송하는 것도 있어, 레지스트부는 영상화면에서 노이즈를 나타나게 하는 경우도 있다.

그러므로, 영상불행경영역에서 데이타를 진송하는 것이 적합한 몇몇 객지스터도 있다. 이런 형태의 객지스터는 마이크로컴퓨터(6)로 판출되어 데이타는 HD신호 및 VD신호의 타이킹을 고려하여 불행킹영역에서 진송된다. 따라서, 객지스터의 지정 혹은 데이타진송시 스테이터스정보판독에서 HD및 VD신호의 정보를 얻기 위해서 스테이터스캠지스터(43)내의 전용 비트를 현성하는 것을 고려할 수 있다.

제4 실시예와 제1 실시예~제3 실시예중의 하나를 서로 조합할 수 있으며, 그 결과, 노이즈중의 영향없이 유효영상으로 기록계지스트에 대미타를 기록할 수 있고, 관득계지스터로 부터 데미타를 제빨리 관목할 수 있는 비디오카메리를 제공할 수 있다.

제3 실시에에 따쁜 카운터를 구비하지 않은 형태의 구성도 채택할 수 있다.

(57) 879 189

청구한 1

영상신호를 디지털처리하는 비디오카메리에 있어서, 명령 데이타를 저장하는 저장수단에 기억된 소정의 명 렇데이터에 따라서 디자탈화된 영상신호를 처리하고 카메리신호처리모드를 결환시키는 카페리신호처리수단 과, 상기 영상신호에 영호을 주는 적대도 상기 명령데이타를 영산신호의 귀선기간대에 삼기 저장수단에 기 복하는 제대수단을 구비하고, 상기 신호처리수단과 저장수단은 비디오카테리의 카페라신호처리부에 포함되 는 것을 복장으로 하는 비디오카테라.

월구화 2

출영렌즈에 약해 투영된 피사채상을 출상소지에 약해 전기신호로 변환하고, 이 영상신호를 사고변환하여 신호처리부에서 디지탈신호를 했하고, D/A 변환하여 규격화된 영상신호를 얻는 비디오카테리에 있어서, 상기 신호처리부를 제어하는 데이티면산용 마이크로컴퓨터와, 상기 신호처리부와 각각의 내부데이티랜저스터사 이에서 복수의 비트의 디지탈산호를 1워드의 데이타로서 취급하도록 상기 제어데이타의 용선을 향하기 위해 상기 마이크로컴퓨터와 상기 산호처리부사이에 개지된 인터페이스부에 배치된 복수의 제어결지스템와, 영상산호의 유호영상기간내에 논리면산부에서 상기 산호처리부로 공급되어야 하는 상기 제머데이타가 전송 된 경우, 잃시적으로 상기 제어결지스템가 상기 제어데이타의 수산어드레스와 함께 상기 전송된 제어데이 단클 저용하고, 다음에 오는 영상산호의 귀선기간내에 상기 어드레스에 상용하는 상기 산호처리부내의 경 지스템에 상기 전송된 데이타를 전송하도록 하는 전송제머수단을 구비한 것을 특징으로 하는 네디오키테라.

정구항 3

제2할에 있어서, 상기 복수의 제어려고스터가 배치된 인터페이스부는, 상기 제어데이타가 저장된 상기 제 어려고스타의 수를 카운트하는 카운터와, 상기 카운터2에 따라 모든 제어려고스터에 건송데이타 및 수신 머트레스가 건송되지 않고 저장된 경우에, 삼기 마이크로컴퓨터로부터 데이터기록명령이 있을 때에도 다음 영상신호의 귀선기간이 및 때까지 통신을 금지하는 금지수단을 구비한 것을 특징으로 하는 비디오키테라.

원구한 4

제2할에 있어서, 상기 제어건지스턴의 출력을 개제하여 상기 어드러스 및 상기 데이타의 상기 인터페이스 부로의 건송 혹은 상기 마이크로컴퓨터에서 상기 인터페이스부의 상기 어드레스 및 상기 데이타의 직접건 송을 선택하는 선택수단을 또 구비한 것을 특징으로 하는 비디오키테라.

원그하 5

제속하에 있어서, 상기 선택수단은 적어도 수직귀선기간내에 상기 마이크로컴퓨터로부터의 상기 어드레스 및 상기 데이타의 직접전승을 선택하는 것을 특징으로 하는 바디 오카메라.

광구하 G

제4할에 있어서, 상기 선택수단은 소정명역기간이와의 처리기간내에 상기 마이크로컴퓨터로부터의 상기 어 드레스 및 상기 데이타와 직접전송을 선택하는 것을 특징으로 하는 베디오카메라.

海口龄:

제3할에 있어서, 상기 제어려지스타의 불력을 개제하여 상기 어드러스 및 상기 데이타의 상기 만터행이스 부로의 진송 혹은 상기 마이크로컴퓨터에서 상기 만터행이스부로의 상기 어드레스 및 상기 데이타의 직접 진송을 선택하는 선택수당을 또 구비한 것을 목장으로 하는 비디오카테라.

워그하 의

제한에 있어서, 상기 선혁수단은 적어도 수직귀선기간내에 상기 마이크로컴퓨터로부터의 상기 머드레스 및 상기 데이터의 직접전송을 선택하는 것을 특징으로 하는 비디오카테라.

원구한 9

상가 선택수단은 소쟁영역기간이되의 처리기간내에 상기 마이크로컴퓨터로부터의 상기 어드레스 및 상기 네이타의 직접건승을 선택하는 것을 복장으로 하는 비디오카메라.

원구함 10

제2번에 있어서, 마이크로컴퓨터와 내부데이타려지스터사이에서 복수의 비트의 디지탈신호가 1위도의 데이 타로서 처리되도록 통신이 항해진 경우, 외부판독視지스터에 데이터가 기록될 때 각각의 판독생지스터에 상용하는 비트성에가 잘환되는 스테이터스레지스터와, 상기 마이크로컴퓨터가 상기 외부판독個지스터의 어 드레스를 설정하거나 혹은 데이타가 외부기록된 리지스터에 데이터를 견송하며 홍산을 살행할 경우, 상기 마드레스 혹은 상기 데이터의 견송과 동시에 상기 마이크로컴퓨터로부터의 상기 스테이터스테지스터를 판 독하는 활독수단을 또 구대하는 것을 복장으로 하는 네디오카에라.

청구한 11

제3항에 있어서, 마이크로컴퓨터와 배부데이타래지스터사이에서 복수의 비트의 디지탈신호가 1위도의 데이 타로서 처리되도록 통산이 향해진 경우, 외부판독려지스터에 데이터가 기록될 때 각각의 판독례지스터에 상용하는 비트상태가 잘된되는 스테이터스레지스터와, 상기 마이크로컴퓨터가 상기 외부판독례지스터의 머 드레스를 설정하거나 혹은 데이터가 외부기록된 레지스터에 데이터를 진송하며 통산을 실행할 경우,상기 어드레스 혹은 상기 데이터의 진송과 동시에 상기 마이크로컴퓨터로부터 상기 스테이터스레지스터를 판독 하는 판독수단을 또 구비한 것을 특징으로 하는 비디오카테라.

경구함 12

제속하에 있어서, 마이크로컴퓨터와 내부데이타려지스터사이에서 복수의 비트의 디지탈신호가 1위도의 데이 타로서 처리되도록 통산이 향해진 경우, 외부판독례지스터에 데이터가 기록될 때 각각의 판독례지스터에 상용하는 비트성테가 잘된되는 스테이터스레지스터와, 상기 마이크로컴퓨터가 상기 외부판독례지스터의 머 도레스를 설정하거나 혹은 데이터가 외부기록된 레지스터에 데이터를 건송하여 통산을 실행할 경우, 상기 머드레스 혹은 상기 데이터의 건송과 동시에 상기 마이크로컴퓨터로부터 상기 스테이터스레지스터를 판독 하는 판독수단을 또 구비한 것을 특징으로 하는 비디오카메라.

원구한 13

제7학에 있어서, 마이크로컴퓨터와 내부데이타래지스터에서 복수의 베트의 디지탈산호가 1워드의 데이타로 서 처리되도록 통신이 행해진 경우, 외부판독래지스터에 데이타가 기록할 때 각각의 판독래지스터에 상용 하는 베트상태가 절환되는 스테이터스래지스터와, 상기 마이크로컴퓨터가 상기 외부판독래지스터의 어드레 스클 설정하거나 혹은 데이타가 외부기록된 레지스타에 데이타를 진송하여 중신을 살행할 경우, 상기 어드 레스 혹은 상기 데이타의 진송과 동시에 상기 마이크로컴퓨터로부터 상기 스테이터스레지스테를 판독하는 판독수단을 또 구비한 것을 복장으로 하는 비디오카메라.

청구한 14

영상신호를 디지발연산하는 비디오카테라에 있어서, 마이크로컴퓨터와 내부데이타레자스카사이에서 복수의 네트의 디지탈산호가 1워드의 데이타로서 처리되도록 통산이 현해진 경우, 외부판독래자스타에 데이타가 기록될 때 각각의 판독래자스타에 상용하는 베트샵테가 절환되는 스테이터스램자스타와, 상기 마이크로컴 퓨터가 상기 외부판독래자스타의 어드레스를 설정하거나 혹은 데이터가 외부기록된 레지스타에 데이타를 진송하며 통산을 실행할 경우, 상기 어드레스 혹은 상기 데이타의 진송과 동시에 상기 마이크로컴퓨터로부 터 상기 스테이터스레지스타를 판독하는 판독수단을 구비한 것을 복장으로 하는 비디오카메라.

원구한 15

제14항에 있어서, 상기 스테이터스레지스터는 상기 비디오카메리의 동기신호의 타이밍정보를 지난 것을 복 장으로 하는 비디오카메라,

월구화 16

제 할에 있어서, 상기 제어수단은 수평귀선기간과 수직귀선기간을 관별하는 판별수단과, 판별결과에 따라 기록데이타의 몽로를 절환시키는 절환수단을 구비한 것을 복잡으로 하는 비디오카메라.

경구함 17

제 항에 있어서, 삼가 제어데이타의 기록 및/또는 삼가 스테이터스데이타의 관득과 동기하여 삼가 신호처리수단의 스테이터스데이타내 절환을 관득하는 관득수단을 또 구네한 것을 목장으로 하는 바디오카메라.

원구한 18

영상신호를 디지탈처리하는 비디오키테라에 있어서, 명령데이타를 저장하는 저장수단에 가역된 소정의 명 렇데이티에 따라서 디지탈화된 영상신호를 처리하고, 카테라신호처리모드를 절환시키는 카테라신호처리수 단과, 상기 영상신호에 영향을 주는 적어도 상기 명령데이타를 바람직하지 않은 영상신호의 처리기가내에 상기 저장수단에 기록하는 저어수단을 구비하고, 상기 신호처리수단과 저장수단은 비디오키테리의 키테라 신호처리부에 포함되는 것을 복장으로 하는 비디오키테라.

선고하 19

제18할에 있어서, 상기 명령데이타의 기록 및 / 또는 상기 스테이터스데이타의 흔독에 동기하여 상기 신호 처리수단의 스테이터스데이타의 철환을 판독하는 판독수단을 또 구비한 것을 확장으로 하는 비디오키앤라.

경구한 20

영상산호를 디지탈처리하는 비디오키떼리의 제대방법에 있어서, 상기 영상산호의 귀선기간을 검솔하는 공 정과, 상기 귀선기간대에 키메리산호처리모드총 잘환하고, 상기 영상산호에 영향을 주는 적어도 명령대이 타부를 절환하는 공정으로 이루어지며, 상기 명령데이타는 마이크로컴퓨터로부터 공급되어 비디오카페라의 신호처리모드를 절환시키는 것을 특징으로 하는 비디오카메리의 제어방법.

경구함 21

제20할에 있어서, 상기 절환공정에서, 수평귀선기간 및 수직귀선기간은 서로 판별되고, 판별결과에 따라 다른 공정으로 절환이 행해지는 것을 목정으로 하는 비디오카테관의 제대방법,

원구항 22

제20할에 있어서, 영상선호가 처리되는 상태를 도시한 스테이터스데이타의 절환을 검출하는 공정과, 절환된 스테이터스데이터를 판독하는 공정과, 상기 판독스테이터스레지스테에 따라 명령데이터를 연산하는 공정을 또 구비하고, 상기 검출광정은 상기 스테이터스데이터의 판독 및 / 또는 상기 명령데이터의 절환에 동기하며 행해지는 것을 특징으로 하는 비디오카테리의 제어방법.


청구한 23

영상신호를 디지틸처리하는 비디오카페라의 제대방법에 있어서, 바람직하지 않은 영상신호를 처리하는 기 간을 검출하는 공장과, 상기 처리기간대에 카페라신호처리모드를 결혼하고 적어도 상기 영상신호에 영향을 주는 명령데미타를 절환하는 공정으로 이루어지고, 상기 명령데미타는 마미크로컴퓨터로부터 공급되어 비 디오카테라의 신호처리모드를 절환시키는 것을 목장으로 하는 비디오카메리의 제대방법.


청구한 24

제23합에 있어서, 영상신호가 처리되는 상태를 도시한 스테이터스테이타내의 절환을 검출하는 공정과, 철 환원 스테이터스테이타를 판독하는 공정과, 상기 판독스테이터스 데이타에 따라서 영령데이타를 연산하는 공정을 또 구비하고, 상기 검출공정은 상기 스테이터스테이타의 판독 및 / 또는 상기 명령데이타의 결혼과 동기하여 실행되는 것을 특징으로 하는 비디오카페리의 제어방법. SO

Sel



502




17-10







⊑B2•









17-12




500



507




<u> - 218</u>




17-15





5010a



17-16

#